发明名称 半导体结构及N型金属氧化物半导体晶体管的形成方法
摘要 本发明是关于一种半导体结构及N型金属氧化物半导体晶体管的形成方法,提供具有高应力沟道区的金属氧化物半导体晶体管及其形成方法,包括于半导体基板上依序形成第一半导体板、第二半导体板、栅极堆叠,其中第一半导体板的晶格常数实质上大于第二半导体板的晶格常数,且第一半导体板及第二半导体板的边缘实质上延伸出该栅极结构的边缘。上述方法更包括形成含硅层于半导体基板上,且含硅层较佳与该些半导体板分隔不相邻;形成间隔物;形成淡掺杂区域及源极/漏极区;形成硅化金属区及接触孔蚀刻停止层。本发明所述的方法形成的结构可提供高应力至沟道区,且提高金属硅化区高度可减少电流拥挤效应。
申请公布号 CN100490098C 申请公布日期 2009.05.20
申请号 CN200610103999.8 申请日期 2006.08.07
申请人 台湾积体电路制造股份有限公司 发明人 王志豪;蔡庆威;王大维
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 北京林达刘知识产权代理事务所 代理人 刘新宇
主权项 1. 一种半导体结构的形成方法,其特征在于,该半导体结构的形成方法包括:提供一半导体基板;形成一第一半导体板于该半导体基板上;形成一第二半导体板于该第一半导体板上,其中该第一半导体板的晶格常数大于该第二半导体板的晶格常数;形成一栅极堆叠于该第一半导体板及第二半导体板上,其中该第一半导体板及第二半导体板的边缘延伸出该栅极堆叠的边缘,且该栅极堆叠包括:一栅极介电层,位于该第二半导体板上;一栅极,位于该栅极介电层上;形成含有硅的一额外半导体层于该半导体基板上,且该额外半导体层与该第一半导体板及第二半导体板分隔不相邻;形成一淡掺杂源极/漏极区于该第一半导体板及第二半导体板与该半导体基板,且对准该栅极堆叠的边缘;形成一栅极间隔物,沿着该栅极堆叠的侧壁、该第一半导体板及第二半导体板暴露的上表面及侧壁;形成一源极/漏极区,对准该栅极间隔物的边缘;以及该额外半导体层与金属反应,形成一金属硅化区于该源极/漏极区上。
地址 台湾省新竹科学工业园区新竹市力行六路八号