| 发明名称 | 用于减小I/O NMOS反短沟道效应的离子注入 | ||
| 摘要 | 本发明公开了一种用于减少I/O NMOS反短沟道效应的选择性沟道离子注入，其工艺步骤为：首先，在P沟道和APT离子注入后，淀积2000多晶硅；第二步，采用I/O NMOS LDD光刻版刻去该管栅区的多晶硅，形成沟槽；第三步，淀积氧化硅700；第四步，湿法腐蚀氧化硅，其中去除多晶硅表面上和沟槽底部的氧化硅，而保留位于沟槽侧壁的氧化硅，形成宽度为700的两个内侧墙，随后进行调整阈值电压的离子注入；最后，除去多晶硅和氧化硅，继续正常的工艺流程，进行栅氧化层淀积。通过选择性硼注入，硼的分布比常规的沟道全注入要均匀，消除了沟道两端的峰状分布。 | ||
| 申请公布号 | CN100490094C | 申请公布日期 | 2009.05.20 |
| 申请号 | CN200310109227.1 | 申请日期 | 2003.12.10 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 钱文生;那炜;郭永芳;肖胜安;姚泽强 |
| 分类号 | H01L21/336(2006.01)I;H01L21/265(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 丁纪铁 |
| 主权项 | 1、一种用于减少I/O NMOS反短沟道效应的选择性离子局部沟道离子注入的方法，其操作步骤为：第一步，在P沟道和APT反穿通离子注入后，淀积多晶硅；第二步，采用I/O NMOS LDD光刻版刻去NMOS晶体管栅区的多晶硅，形成沟槽；第三步，淀积氧化硅；第四步，采用湿法腐蚀氧化硅，形成一定宽度的两个内侧墙，随后进行调整阈值电压的离子注入，其中湿法腐蚀中去除位于多晶硅表面上和沟槽底部的氧化硅，而保留位于沟槽侧壁的氧化硅；第五步，除去多晶硅和氧化硅，继续正常的工艺流程，进行栅氧化层淀积。 | ||
| 地址 | 201206上海市浦东川桥路1188号 | ||