在多个处理器/核的测试与调试进程期间控制电源、时钟和复位的装置和方法

摘要

提供一接口单元(1)，该接口单元包括多个处理器核(11，12，1N)并用于JTAG测试与调试进程。该接口单元具有可以将测试与调试命令转变为控制信号的一逻辑单元。所述控制信号被施加给耦合到一处理器/核的电源状态机。由此可控制所述电源状态机的状态，从而控制关联的处理器/核的参数，即所述处理器/核的电源和时钟参数。此外，所述逻辑单元可产生使能开关的控制信号，开关可控制地选择将TRST信号和TMS信号施加给所述处理器/核的TAP单元(111，121，1N1)。这种能力允许每个处理器/核的TAP单元被同步。

主权项

1. 一种控制处理器/核的参数的装置，该装置包括：耦合到所述处理器/核的状态机，所述状态机控制所述处理器/核的所选参数，所述状态机识别所述处理器/核的所选参数。耦合到所述状态机的逻辑单元，所述逻辑单元提供迫使所述状态机进入预定状态以响应测试与调试进程的控制信号，所述预定状态具有所选参数。