发明名称 |
CMOS EPROM和EEPROM器件以及可编程CMOS反相器 |
摘要 |
CMOS EPROM、EEPROM或反相器器件包括带有薄栅极电介质层的nFET器件、和带有厚栅极电介质层和浮置栅电极的与nFET器件并置的pFET器件。厚栅极电介质层基本上比薄栅极电介质层厚。连接两个FET器件的公用漏极节点在存储器件的情况下没有外部连接,而在反相器的情况下含有外部连接。存在到两个FET器件的源极区和到nFET器件的栅电极的外部电路连接。pFET和nFET器件可以是平面、垂直或FinFET器件。 |
申请公布号 |
CN101431078A |
申请公布日期 |
2009.05.13 |
申请号 |
CN200810161774.7 |
申请日期 |
2008.09.26 |
申请人 |
国际商业机器公司 |
发明人 |
蔡劲;宁德雄;J·M·萨夫兰 |
分类号 |
H01L27/092(2006.01)I;H01L27/115(2006.01)I |
主分类号 |
H01L27/092(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
屠长存 |
主权项 |
1. 一种CMOS器件,包含:衬底;半导体nFET器件,在所述衬底中和/或所述衬底上形成,并包括第一源极区、第一沟道区和第一漏极区;在所述第一沟道区上形成的薄栅极电介质层和在所述薄栅极电介质层上形成的第一栅电极;半导体pFET器件,与所述nFET器件并置地在所述衬底中和/或所述衬底上形成,并包括第二源极区、第二沟道区和第二漏极区;在所述第二沟道区上形成的厚栅极电介质层和在所述厚栅极电介质层上形成的浮置栅电极,所述厚栅极电介质层基本上比所述薄栅极电介质层厚,以便阻止通过其的电荷的不需要的隧道效应;公用漏极节点,与所述第一漏极区和所述第二漏极区两者连接,在存储器件的情况下,没有到所述公用漏极节点的外部连接,而在反相器的情况下,存在到所述公用漏极节点的外部连接;和到所述第一源极区、所述第二源极区和所述第一栅电极的外部电路连接。 |
地址 |
美国纽约 |