提升小波变换的VLSI结构设计方法

摘要

本发明公开了一种提升小波变换的超大规模集成电路VLSI结构设计方法，主要解决现有技术中关键路径延时长以及硬件消耗高的问题。其设计过程是：改变提升小波算法的运算顺序，使得一些中间值的计算处于不同的路径；通过延时寄存器，对处于不同路径上的中间值进行并行运算；选择不同路径中最长的路径作为关键路径，并在该关键路径上添加流水线寄存器；对于多级流水线结构，在系统和乘法器的输入端添加选择器，将经过第一级提升小波的中间值返回到输入端，通过选择器交替选择不同提升级的中间值，将结果存储在添加的寄存器中。本发明有效的降低了系统关键路径延时减少了硬件资源开销，可使硬件的利用率能够达到100％，适合于VLSI的设计实现。

主权项

1. 一种提升小波变换的VLSI结构设计方法，包括如下步骤：(1)改变提升小波算法的运算顺序，使得一些中间值的计算处于不同的路径；(2)通过延时寄存器，对处于不同路径上的中间值进行并行运算；(3)选择不同路径中最长的路径作为关键路径，并在该关键路径上添加流水线寄存器；(4)对于多级流水线结构，在系统和乘法器的输入端添加选择器，将经过第一级提升小波的中间值返回到输入端，通过选择器交替选择不同提升级的中间值，将结果存储在添加的寄存器中。