精度受控的迭代算术逻辑单元

摘要

一种包括在处理器中的精度受控的迭代算术逻辑单元(IALU)产生亚精度结果，即，具有小于全精度的位精度的结果。在一实施例中，所述精度受控的IALU包含算术逻辑电路和精度控制电路。所述算术逻辑电路经配置而以迭代方式处理第一位精度的运算数以获得一结果。所述精度控制电路经配置以在所述结果达到小于所述第一位精度的经编程第二位精度时终止所述迭代运算数处理。在一实施例中，所述精度控制电路响应于由所述控制电路接收到的指示符而致使所述算术逻辑电路终止所述迭代运算数处理。所述精度受控的IALU进一步包含经配置以舍入所述亚精度结果的舍入逻辑。

主权项

1. 一种在处理器中执行迭代算术运算的方法，其包含：以迭代方式处理第一位精度的运算数以获得一结果；以及在所述结果实现小于所述第一位精度的经编程第二位精度时终止所述迭代处理。