发明名称 半导体存储器设备
摘要 在连续模式中,字控制电路重叠地激活对应于起始行地址和下一行地址的字线。相应地,即使在起始地址表明连接到字线的末存储器单元的情形下,字线的切换操作也变得不必要。因此可以顺序方式访问连接到不同字线的存储器单元。即,访问半导体存储器设备的控制器可不中断数据地访问存储器。这可防止数据传输速率的降低。而且,也不必形成用于将字线正被切换的事实通知控制器的信号和控制电路,于是半导体存储器设备的结构和控制器的控制电路可被简化。这降低了系统成本。
申请公布号 CN100485807C 申请公布日期 2009.05.06
申请号 CN03825255.4 申请日期 2003.06.30
申请人 富士通微电子株式会社 发明人 池田仁史;藤冈伸也;泽村贵宽
分类号 G11C11/407(2006.01)I 主分类号 G11C11/407(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 代理人 赵淑萍
主权项 1. 一种具有连续模式的半导体存储器设备,在所述连续模式中,不同的字线被顺序地激活而且数据被连续地输出或输入,所述半导体存储器设备包括:存储器核心,其具有分别连接到字线的多个存储器单元;行地址接线端,其接收用于选择所述字线的行地址;以及字控制电路,所述字控制电路在所述连续模式中,以重叠的方式激活对应于起始行地址和下一行地址的字线,其中在所述连续模式开始时,所述字控制电路激活所述字线中的两条,以顺序地访问连接到所述两条字线的存储器单元,然后一条接一条地激活其余字线。
地址 日本东京都