发明名称 |
半导体外延晶片 |
摘要 |
本发明提供一种半导体外延晶片,在P<sup>-</sup>硅基板的表面侧叠层多层外延层,在背面侧不进行任何叠层。将多层外延层中的与硅基板相接的外延层形成P<sup>+</sup>的第1外延层。通过如此使P<sup>+</sup>层接近外延层,即使在低温的元件制造工艺中,也能够有效地进行聚集,能够提高外延晶片的制造成品率。从而能够降低外延晶片的制造成本。 |
申请公布号 |
CN100485887C |
申请公布日期 |
2009.05.06 |
申请号 |
CN200480007423.0 |
申请日期 |
2004.03.25 |
申请人 |
小松电子金属股份有限公司 |
发明人 |
自见博志;那须悠一;增田刚 |
分类号 |
H01L21/322(2006.01)I;H01L21/20(2006.01)I |
主分类号 |
H01L21/322(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
刘 建 |
主权项 |
1. 一种半导体外延晶片,是在半导体基板上叠层外延层的半导体外延晶片,其特征是:在所述半导体基板的表面侧叠层多层外延层,同时,与所述半导体基板相接的外延层的杂质浓度是,具备耐锁闭性和高频适应性的程度且比所述半导体基板及其它外延层的杂质浓度更高的高浓度。 |
地址 |
日本神奈川县 |