输出循环期间具有多阈值比较的△-∑调制器模拟-数字转换器

摘要

在所描述的信号处理系统中模拟-数字(ADC)Δ-∑调制器利用比较器数目减少技术以改进Δ-∑调制器量化器。Δ-∑调制器在每一Δ-∑调制器输出循环产生一量化输出信号。Δ-∑调制器的量化器包括一个或者多个比较器，其每一个均在每一Δ-∑调制器输出循环进行至少两次比较。一个或多个比较器将量化器输入信号与一个或多个阈值进行比较。连续参考信号发生器确定一个或多个比较器的一个或多个阈值，其中，在至少两次比较的稍后一次期间的一个或多个阈值中的每一个均与至少两次比较的在先一次的结果一致。使用冗余和其他迭代比较技术以及阈值产生技术以有效减少量化器中比较器的数目而同时保持精确性。

主权项

1. 一种信号处理系统，包括：模拟-数字Δ-∑调制器，其中，所述Δ-∑调制器在每一Δ-∑调制器输出循环产生一个量化输出信号，所述Δ-∑调制器包括：环路滤波器，用于产生量化器输入信号；量化器，耦合至所述环路滤波器，其中，所述量化器包括：输入终端，用于接收所述量化器输入信号；比较器，其中，所述比较器在每一Δ-∑调制器输出循环进行至少两次比较并且被配置为接收所述量化器输入信号以及将所述量化器输入信号与阈值进行比较；以及连续参考信号发生器，耦合至所述比较器，用于确定所述比较器的所述阈值，其中，所述至少两次比较的稍后一次期间的所述阈值与所述至少两次比较的先前一次的结果一致。