集成电路结构

摘要

本发明提供一集成电路结构，包括半导体衬底，以及金属化层，位于半导体衬底上。金属化层包括导线、低介电常数区域，邻接该导线，且与该导线在水平方向相隔一空间、以及填充介电材料，填充至少部分该空间，其中该填充介电材料与该低介电常数区域由不同材料组成。上述的集成电路结构可进一步包含盖层，邻接填充介电材料与低介电常数区域，并位于填充介电材料与低介电常数区域上。填充介电材料的介电常数小于该盖层的介电常数。本发明的优点在于降低寄生电容，减少电迁移，改善时间相依介电击穿，以及增加校准偏差容忍度。

主权项

1. 一种集成电路结构，包括：一半导体衬底；一金属化层，位于该半导体衬底上；其中该金属化层包括：一导线；一低介电常数区域，邻接该导线，且与该导线在水平方向相隔一空间；以及一填充介电材料，填充至少部分该空间，其中该填充介电材料与该低介电常数区域由不同材料组成；以及一盖层，邻接该填充介电材料与该低介电常数区域，并位于该填充介电材料与该低介电常数区域上，其中该填充介电材料的介电常数小于该盖层的介电常数。