| 发明名称 | 存储电路以及用于对存储元件进行读出的方法 | ||
| 摘要 | 存储电路包括：至少一个存储元件(T1)；读出放大器(SA)，用于读出存储元件(T1)的状态；开关设备(T2)，用于将读出放大器(SA)选择性地耦合到存储元件(T1)。读出放大器(SA)包括第一模块(M1)和第二模块(M2)。第一模块(M1)提供被限制为最大值(Iref+Ibias)的第一电流。第二模块(M2)提供第二电流，所述第二电流从读出操作开始时的比最大值高的值减小到读出操作结束时的比最大值低的值。存储电路具有第三模块(CS2)，所述第三模块(CS2)用于在开关设备(T2)耦合至存储元件(T1)的一侧吸收第三电流(Ibias)。 | ||
| 申请公布号 | CN101427320A | 申请公布日期 | 2009.05.06 |
| 申请号 | CN200780014479.2 | 申请日期 | 2007.04.19 |
| 申请人 | NXP股份有限公司 | 发明人 | 毛里茨·M·N·斯托姆斯 |
| 分类号 | G11C11/4091(2006.01)I;G11C7/06(2006.01)I | 主分类号 | G11C11/4091(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
| 主权项 | 1、一种存储电路，包括：- 至少一个存储元件(T1)；- 读出放大器(SA)，用于读出存储元件(T1)的状态；- 开关设备(T2)，用于将读出放大器(SA)选择性地耦合到存储元件(T1)；其中，所述读出放大器(SA)包括：第一模块(M1)，用于提供被限制为最大值(Iref+Ibias)的第一电流；以及第二模块(M2)，用于提供第二电流，所述第二电流从读出操作开始时的比最大值高的值减小到读出操作结束时的比最大值低的值，以及所述存储电路具有第三模块(CS2)，所述第三模块(CS2)用于在开关设备(T2)耦合至存储元件(T1)的一侧吸收第三电流(Ibias)。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||