闪存装置的页面缓冲器电路及其操作方法

摘要

本发明提供一种闪存装置的页面缓冲器电路，其包括分别连接至预定数目的位线并且也连接至一Y门电路的多个页面缓冲器，所述多个页面缓冲器响应于位线控制信号、位线选择信号和控制信号而同时执行读取操作或编程操作。页面缓冲器电路中所包括的页面缓冲器中的每一个分别选择性地获得对连接至预定数目的位线的存储单元之一的存取。因此，可减少感测节点之间的耦合电容成分，且可缩小总芯片尺寸。

主权项

1、一种闪存装置，包括：多个页面缓冲器，其耦接至预定数目的位线，所述预定数目的位线耦接至一感测节点以减少耦合电容，每一页面缓冲器耦接至一Y门电路，且所述多个页面缓冲器被配置成响应于位线控制信号、位线选择信号和控制信号而同时执行读取操作或编程操作，其中所述多个页面缓冲器的每一个被配置成：存储与从所述预定数目的位线之一接收的读取数据对应的感测数据，在所述读取操作期间将所存储的感测数据输出至所述Y门电路，存储从所述Y门电路接收的编程数据，并且在所述编程操作期间将所存储的编程数据输出至所述预定数目的位线之一。