非易失性半导体存储装置及读出方法

摘要

本发明的非易失性半导体存储装置包括：存储单元选择电路(17)，以行、列或存储单元为单位从存储单元阵列(15)中选择存储单元；读出电压施加电路(22a)，对由存储单元选择电路(17)选出的选择存储单元的可变电阻元件施加读出电压；读出电路(23)，对选择存储单元内的读出对象存储单元检测与该可变电阻元件的电阻值对应流过的读出电流的大小，再读出存储在读出对象存储单元中的信息；读出电压施加电路(22a)将和读出电压反极性的伪读出电压施加给选择存储单元的可变电阻元件。

主权项

1. 一种非易失性半导体存储装置，具有分别在行方向和列方向排列多个包括利用电阻的变化来存储信息的可变电阻元件的存储单元而形成的存储单元阵列，其特征在于，包括：存储单元选择电路，以行、列或存储单元为单位从上述存储单元阵列中选择上述存储单元；读出电压施加电路，对由上述存储单元选择电路选出的选择存储单元的上述可变电阻元件施加读出电压；以及读出电路，对上述选择存储单元内的作为读出对象的上述存储单元检测与该可变电阻元件的电阻值对应流过的读出电流的大小，再读出存储在上述读出对象存储单元中的信息，上述读出电压施加电路在上述读出电压施加前或施加后将和上述读出电压反极性的伪读出电压施加给上述选择存储单元的上述可变电阻元件。