发明名称 |
阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制 |
摘要 |
一种形成CMOS结构的方法以及由此制造的具有改善的阈值电压和平带电压稳定性的器件。本发明方法包括以下步骤:提供具有nFET区和pFET区的半导体衬底;在所述半导体衬底顶上形成电介质叠层,所述电介质叠层包括在高k栅极电介质顶上的绝缘中间层;从所述nFET区去除所述绝缘中间层,而不从所述pFET区去除所述绝缘中间层;以及提供在所述pFET区中的至少一个栅极叠层和在所述nFET区中的至少一个栅极叠层。所述绝缘中间层可以是AlN或AlO<sub>x</sub>N<sub>y</sub>。所述高k电介质可以是HfO<sub>2</sub>、硅酸铪或氧氮化铪硅。所述绝缘中间层可以通过包括HCl/H<sub>2</sub>O<sub>2</sub>过氧化氢溶液的湿法蚀刻从所述nFET区去除。 |
申请公布号 |
CN101427386A |
申请公布日期 |
2009.05.06 |
申请号 |
CN200580016189.2 |
申请日期 |
2005.03.30 |
申请人 |
国际商业机器公司 |
发明人 |
N·A·小博亚尔祖克;C·小卡布拉尔;E·A·卡蒂尔;M·W·库珀;M·M·弗兰克;E·P·古塞夫;S·古哈;R·詹米;V·纳拉亚南;V·K·帕鲁许里 |
分类号 |
H01L31/113(2006.01)I |
主分类号 |
H01L31/113(2006.01)I |
代理机构 |
北京市中咨律师事务所 |
代理人 |
于 静;李 峥 |
主权项 |
1. 一种互补金属氧化物半导体(CMOS)结构,包括:半导体衬底,具有第一器件区和第二器件区;所述第一器件区包括至少一个第一栅极叠层,所述至少一个第一栅极叠层包括第一高k栅极电介质和第一栅极导体,所述第二器件区包括至少一个第二栅极叠层,所述至少一个第二栅极叠层包括第二高k栅极电介质、在所述高k栅极电介质顶上的绝缘中间层以及在所述绝缘中间层顶上的第二栅极导体,其中所述绝缘中间层能够稳定所述第二器件区的阈值电压和平带电压,而不使所述第一器件区的阈值电压和平带电压移动。 |
地址 |
美国纽约 |