快闪记忆体装置及其制造方法

摘要

一种嵌入式快闪记忆体装置及其制造方法，此种嵌入式快闪记忆体装置透过使用逻辑互补金氧半导体（CMOS）制程可减少记忆体装置之尺寸且可提高记忆体装置之结合比。此种快闪记忆体装置包含有一结合氧化层、一第一控制闸极以及一第二控制闸极，其中结合氧化层形成于半导体基板之一活性区上，第一控制闸极形成于结合氧化层之上，并且第二控制闸极形成于结合氧化层及第一控制闸极之横向侧壁上且包围此横向侧壁。