最佳化读/写频道的电路和方法

摘要

本发明系提供一种方法与装置，用以将一局部响应最大相似(PRML)读/写频道之位误差率最佳化。一实施例提供一种频道边限电路(300)，用以将一读/写频道之位错误率最佳化。该边限电路获得一干扰信号至一读/写频道，而将该位错误率最佳化。该信号系得自于该读/写频道之位错误。该电路系藉由提供一放大的干扰信号，而减少最佳化该频道之时间，该放大的干扰信号系于最佳化过程中增加一位错误率。

主权项

1. 一种集成电路，用于将与一硬盘机耦合的一读/写频道的位-错误率最佳化，该集成电路包含：位图案产生器电路，用以产生一数字信号，其是在一位图案产生器输出具有一选择的图案；第一加总电路，其具有一第一输入，一第二输入，以及一输出，该第一输入与该位图案产生器输出耦合，且用以接收该数字信号，该第二输入用以接收一经由该读/写频道处理的二位数据信号，其代表自一磁性数据储存媒体所读取的数据，该第一加总电路用以在该第一加总电路的输出处产生一干扰信号，该干扰信号代表在该第一输入所提供的该数字信号与在该第二输入的该二位数据信号的间的差；缩放电路，其具有一输入耦合于该第一加总电路的输出，且用以接收该干扰信号，该缩放电路用以在该缩放电路的输出处产生一缩放的干扰信号；以及第二加总电路，其具有第一输入，一第二输入以及一输出，该第一输入耦合至该缩放电路的输出处，且用以接收该缩放的干扰信号，该第二输入耦合至该位图案产生器输出，且用以接收该数字信号，该第二加总电路用以加总该数字信号与该缩放的干扰信号，该加总的信号被提供于该第二加总电路输出。