基于FPGA的高精度时差校准方法

摘要

基于FPGA的高精度时差校准方法，利用现在流行的处理器FPGA芯片，提供一种绝对时差处理算法，特别是高精度的时钟源的超前相位的处理算法。本发明可以在校准相对时差的同时，实现对绝对时差的校准，采用高精度的时钟源的超前相位的处理算法，主要时差校准算法由FPGA完成，对于超前相位数据特别是超前一个FPGA工作时钟周期的时差，采用DSP配合将超前时差转化为滞后时差，通过FPGA整秒时刻校准，来得到高精度时间基准脉冲和时间，在校准超前时差(这个时差的绝对值小于一个时间基准脉冲的周期)，可以实现时间与基准时间同步，这种方法具有减少地面注入频度、星间同步快、实时性强等优点，为实现星座时间同步提供一种实现手段。

主权项

1、基于FPGA的高精度时差校准方法，其特征在于包括以下步骤：(1)DSP首先判断时差数据Δt的有效性，其中Δt＝ΔTs+ΔTp，ΔTs为绝对时差，ΔTp为相对时差，如果时差数据Δt无效，DSP不进行处理，DSP不给FPGA送时差数据Δt；如果时差数据Δt有效，则判断当前秒脉冲计数值Ts是否等于绝对时差ΔTs，如果当前秒脉冲计数值Ts与绝对时差ΔTs相等，则执行步骤(2)，否则，执行步骤(3)；(2)判断相对时差ΔTp的正负性，如果相对时差ΔTp为正值，执行步骤(a)，如果相对时差ΔTp为负值，则执行步骤(b)；(a)DSP不处理时差数据Δt，向FPGA发送秒脉冲相位调整指令并将相对时差ΔTp送给FPGA，FPGA对秒脉冲相位进行调整；(b)DSP将相对时差ΔTp调整成正值1s+ΔTp，同时判断是否需要补偿秒脉冲计数，如果需要补偿秒脉冲计数，则执行步骤a，否则，执行步骤b；a. DSP将相对时差ΔTp调整成1s+ΔTp，然后DSP发送秒脉冲相位调整指令给FPGA，由FPGA调整秒脉冲相位，其中送给FPGA的秒脉冲相位调整量为1+ΔTp；b. DSP向当前秒脉冲计数值Ts借位，调整秒脉冲计数值为Ts-1，将相对时差ΔTp调整成1s+ΔTp，然后，DSP发授时指令和秒脉冲相位调整指令给FPGA，由FPGA对时差Δt进行调整，其中送给FPGA的秒脉冲计数值为Ts-1、秒脉冲相位调整量为1+ΔTp；(3)判断相对时差ΔTp的正负性，如果相对时差ΔTp为正值，执行步骤(c)，如果相对时差ΔTp为负值，执行步骤(d)；(c)DSP向FPGA发送授时指令和秒脉冲相位调整指令，由FPGA对时差Δt进行调整，其中送给FPGA的秒脉冲计数值为ΔTs、相对时差为ΔTp；(d)DSP将相对时差ΔTp调整成正值1s+ΔTp，同时判断是否需要补偿秒脉冲计数，如果需要补偿秒脉冲计数，则执行步骤c，否则执行步骤d；c. DSP将相对时差ΔTp调整成1s+ΔTp，然后，DSP发授时指令和秒脉冲相位调整指令给FPGA，送给FPGA的秒脉冲计数值为ΔTs、秒脉冲相位调整量为1+ΔTp，FPGA完成对时差Δt的调整；d. DSP向绝对时差ΔTs借位，调整秒脉冲计数值为ΔTs-1，将相对时差ΔTp调整成1s+ΔTp，然后，DSP向FPGA发授时指令和秒脉冲相位调整指令，送给FPGA的秒脉冲计数值为ΔTs-1、秒脉冲相位调整量为1+ΔTp，FPGA完成对时差Δt的调整；(4)FPGA在整秒时刻执行秒脉冲相位调整指令调整相对时差ΔTp，判断是否需要调整秒脉冲相位，如果需要调整秒脉冲相位执行步骤(e)，否则执行(f)；(e)FPGA在整秒时刻处理相对时差ΔTp或1+ΔTp，当FPGA工作时钟周期计数器的计数值为0时，判断秒脉冲相位调整量是否大于等于相对时差最大调整量的绝对值，如果秒脉冲相位调整量大于等于相对时差最大调整量的绝对值，工作时钟周期计数器直接清零，FPGA同时利用秒脉冲计数器的计数值产生秒脉冲；如果秒脉冲相位调整量小于相对时差最大调整量的绝对值，工作时钟周期计数器的计数值等于当前值加上相对时差再加1，FPGA同时利用秒脉冲计数器的计数值产生秒脉冲；(f)判断工作时钟周期计数器的计数值是否大于等于相对时差最大调整量的绝对值，如果是，则工作时钟周期计数器直接清零，否则，工作时钟周期计数器的计数值等于当前值加1；(5)FPGA执行授时指令，判断是否需要调整秒脉冲计数器的计数值，如果需要则执行步骤(g)，否则执行步骤(h)；(g)当FPGA接收到授时指令，将秒脉冲计数器的计数值调整为DSP送给FPGA的秒脉冲计数值；(h)判断时钟周期计数器的计数值是否大于等于相对时差最大调整量的绝对值，如果是，则秒脉冲计数器的计数值等于当前值加1，否则秒脉冲计数器的计数值等于当前值。