发明名称 通过保留长线路和共享长线路进行FPGA布线
摘要 一种用于优化和/或设计集成电路的方法和系统。一个示例性的方法包括:作为设计集成电路过程的一部分,使用第一组配线资源并且一旦在所述第一组中的配线资源已经被用于布线就将所述配线资源标记为已用,从而为所述集成电路的示意图上的连接进行布线;以及使用集成电路示意图中的第二组配线资源,在不检查第二组中的配线资源是否先前已被用于对连接进行布线的情况下,对所述集成电路上的连接进行布线,其中在所述第二组中的配线资源在物理尺寸上平均起来不同于所述第一组中的配线资源。还描述了用于优化和/或设计IC其它方法和系统,并且还描述了包括可执行程序指令的机器可读介质,所述可执行程序指令使系统来执行一个或多个所述方法。
申请公布号 CN101421733A 申请公布日期 2009.04.29
申请号 CN200780010647.0 申请日期 2007.03.23
申请人 新思公司 发明人 J·C·武伊科维奇;K·S·麦克尔文
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京润平知识产权代理有限公司 代理人 周建秋;王凤桐
主权项 1、一种机器实现的方法,该机器实现的方法包括:作为设计集成电路过程的一部分,使用第一组配线资源并且一旦在所述第一组中的配线资源已经被用于布线就将所述配线资源标记为已用,从而为所述集成电路的示意图上的连接进行布线;以及使用集成电路示意图中的第二组配线资源,在不检查第二组中的配线资源是否先前已被用于对连接进行布线的情况下对所述集成电路上的连接布线,其中在所述第二组中的配线资源在物理尺寸上平均起来不同于第一组中的配线资源。
地址 美国加利福尼亚州