发明名称 |
制造电子集成电路的方法以及由此获得的电子集成电路 |
摘要 |
一种制造电子集成电路的方法,包括在衬底(100)上形成由牺牲材料形成的部分(1-1),所述衬底(100)的一部分由吸收材料形成。牺牲材料包括钴、镍、钛、钽、钨、钼、镓、铟、银、金、铁和/或铬。在由牺牲材料形成的部分(1-1)的、与衬底由吸收材料形成的部分相对一侧上形成刚性部分(3,4),其与所述衬底(100)固定接触。对所述电路加热,以使得牺牲材料被吸收进入衬底的由吸收材料形成的部分中。因此取代由牺牲材料形成的部分(1-1)而形成了基本为空的腔(V)。所述基本为空的腔可代替介于电容器的电极之间的电介质材料。 |
申请公布号 |
CN100483649C |
申请公布日期 |
2009.04.29 |
申请号 |
CN200580004282.1 |
申请日期 |
2005.02.10 |
申请人 |
意法半导体简易股份有限公司(克罗尔斯2区);皇家飞利浦电子股份有限公司 |
发明人 |
克里斯托夫·雷尼尔;奥雷莉·安贝尔 |
分类号 |
H01L21/324(2006.01)I |
主分类号 |
H01L21/324(2006.01)I |
代理机构 |
北京英赛嘉华知识产权代理有限责任公司 |
代理人 |
余 朦;方 挺 |
主权项 |
1. 一种制造电子集成电路的方法,包括以下步骤:a)在所述电路的衬底(100)上形成由牺牲材料形成的部分(1-1),所述衬底(100)的一部分(100;103)由吸收材料形成,所述由牺牲材料形成的部分(1-1)与所述衬底的由吸收材料形成的部分的一个表面(F)相接触;b)在所述由牺牲材料形成的部分(1-1)的一侧上形成刚性部分(3,4),所述一侧与所述衬底的由吸收材料形成的部分的所述表面(F)相对,所述刚性部分(3,4)与所述衬底(100)固定接触;以及c)对所述电路加热,以通过使所述牺牲材料被吸收进入所述衬底的由吸收材料形成的部分(100;103)而形成基本为空的腔(V),所述方法的特征在于,所述牺牲材料的熔点大于900℃,并且所述牺牲材料被选为在所述步骤c)之前不会使得所述电路的、与所述牺牲材料形成的部分相接触的任何部件发生材料变化。 |
地址 |
法国克罗尔斯 |