| 发明名称 | 用于防止CMOS存储器单元内锁增的电路 | ||
| 摘要 | 提供了一种CMOS电路(40)，其中包括沿着该电路电源总线(42)或接地总线(44)排列的限流器件(46，48)。限流器件(46，48)被配置成防止CMOS电路(40)的锁增。更具体地，限流器件(46，48)被配置成维持寄生pnpn二极管结构的结为反向偏压。还提供了一种方法，该方法包括创建被排列在沿其电源总线没有排列限流器件的第一CMOS电路内的pnpn二极管结构的电流-电压图。此外，该方法还包括根据该电流-电压图确定保持电流电平，以及调整限流器件的大小以沿着包含与该第一CMOS电路类似的设计规范的第二CMOS电路的电源总线放置，以使流经该第二CMOS电路的电流不超过保持电流电平。 | ||
| 申请公布号 | CN100483714C | 申请公布日期 | 2009.04.29 |
| 申请号 | CN200580020516.1 | 申请日期 | 2005.06.13 |
| 申请人 | 柏树半导体公司 | 发明人 | R·M·凯普勒;S·沙里夫扎得 |
| 分类号 | H01L27/092(2006.01)I;H02H9/02(2006.01)I | 主分类号 | H01L27/092(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 | 代理人 | 陈 斌 |
| 主权项 | 1. 一种微电子电路，包括：一组互补场效应CMOS晶体管；耦合至所述一组CMOS晶体管的电源总线；以及沿着所述电源总线排列的限流器件，其中所述限流器件被配置成防止所述CMOS晶体管的锁增，且其中所述限流器件还被配置成将在所述电源总线上供应的电流限制在小于所述电路的触发电流电平的电平上。 | ||
| 地址 | 美国加利福尼亚州 | ||