| 发明名称 | 防止非法拷贝的半导体存储器 | ||
| 摘要 | 存储层(34)设置在通常的存储区域即存储层(22)以外，不能从外部读出数据。外部输入的信息存储到页面缓冲器(28)。比较电路(37)比较存储层(34)存储的安全信息和页面缓冲器(28)存储的信息，将该比较结果作为状态向外部输出。即使进行了非法拷贝时，由于存储层(34)的信息不能拷贝，因而外部装置通过参照状态，可容易地判定该半导体存储器是否被非法拷贝。 | ||
| 申请公布号 | CN100481030C | 申请公布日期 | 2009.04.22 |
| 申请号 | CN200410062898.1 | 申请日期 | 2004.06.25 |
| 申请人 | 株式会社瑞萨科技;株式会社瑞萨系统科技 | 发明人 | 石本真一;宫胁好和;河井伸治;大庭敦 |
| 分类号 | G06F12/14(2006.01)I;G11C16/22(2006.01)I | 主分类号 | G06F12/14(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 杨 凯;王忠忠 |
| 主权项 | 1. 一种半导体存储器，包括：特定存储区域，设置在通常的存储区域以外，可进行从外部的数据写入而不能将已写入的数据向外部输出；页面缓冲器，存储从外部输入的信息；比较部，比较上述特定存储区域存储的安全信息和上述页面缓冲器存储的信息；以及输出部，将上述比较部的比较结果作为状态向外部输出，上述通常的存储区域与第1存储层对应，上述特定存储区域与第2存储层对应，上述半导体存储器还包括：地址缓冲器，保持从外部输入的地址；第1X解码器和第1Y解码器，将上述地址缓冲器中保持的地址进行解码，向上述第1存储层输出；输入输出缓冲器，将从外部输入的数据存储在上述页面缓冲器中，且将从上述第1存储层输出的数据输出到外部；以及第2X解码器和第2Y解码器，将上述地址缓冲器中保持的地址进行解码，向上述第2存储层输出，根据上述第2X解码器和第2Y解码器的解码结果，上述第2存储层被写入存储在上述页面缓冲器中的安全信息。 | ||
| 地址 | 日本东京都 | ||