发明名称 |
半导体器件 |
摘要 |
一种半导体器件,该半导体器件以利用凸点键合将逻辑芯片的焊盘部分连接到半导体芯片的元件区的这种方法构成,因为电信号的传输延迟被抑制,所以该半导体器件能够实现元件的高速操作性能。逻辑芯片直接连接到DRAM,因此,可以抑制由互连引起的负载电容的增加,以及通过多管脚连接保证宽的总线宽度。结果,在抑制从逻辑芯片至DRAM的信息传输延迟时,可以增强半导体器件的性能。 |
申请公布号 |
CN100481446C |
申请公布日期 |
2009.04.22 |
申请号 |
CN200510054810.6 |
申请日期 |
2005.03.18 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
川野连也 |
分类号 |
H01L25/065(2006.01)I;H01L25/07(2006.01)I;H01L25/18(2006.01)I;H01L23/48(2006.01)I;H01L23/50(2006.01)I;H01L21/60(2006.01)I;H01L21/00(2006.01)I |
主分类号 |
H01L25/065(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
穆德骏;陆 弋 |
主权项 |
1. 一种半导体器件,包括:第一半导体芯片,在所述第一半导体芯片的主表面上具有第一焊盘;作为逻辑芯片的第二半导体芯片;所述第二半导体芯片具有:半导体衬底,具有衬底前表面和衬底后表面;设置在所述半导体衬底的前表面上的多级互连层;从所述衬底前表面到所述衬底后表面完全贯穿所述半导体衬底,连接到所述多级互连层内设置的导电元件的穿通电极;以及贴装在所述多级互连层的顶部上的第二焊盘,其中所述第一半导体芯片和所述第二半导体芯片通过所述第一焊盘和所述第二焊盘互相倒装芯片连接,所述第二半导体芯片进一步包括逻辑电路和多层转换器电路,所述逻辑电路和多个互连层形成在所述衬底前表面上的预定区域上,以及所述多层转换器电路形成在所述衬底前表面上的一区域上,该区域与形成有所述逻辑电路和多个互连层的所述区域共面但不同,形成有所述多层转换器电路的所述区域与所述穿通电极垂直配准,以及所述多层转换器电路中的至少其中一层连接到相应的互连层,并且所述多层转换器电路中的至少其中一层连接到相应的穿通电极。 |
地址 |
日本神奈川 |