半导体结构及其制造方法

摘要

本发明提供一种半导体结构及其制造方法，包括：一基板，一核心电路以及一静态随机存取存储器晶胞；其中上述静态随机存取存储器晶胞包括一提升电位P型金属氧化物半导体晶体管，包括：一第一源/漏极区，位于上述基板中；一第一锗化硅应激物，位于上述基板中，部分重叠于至少一部分的上述第一源/漏极区；以及一第一电流调整区，部分重叠于至少一部分的上述第一源/漏极区；以及其中上述核心电路包括一核心P型金属氧化物半导体晶体管，其包括：一第二源/漏极区，位于上述基板中；一第二锗化硅应激物，位于上述基板中，部分重叠于至少一部分的上述第二源/漏极区；以及其中上述核心P型金属氧化物半导体晶体管无电流调整区。

主权项

1. 一种半导体结构，其特征在于，该半导体结构包括：一基板，包括一核心电路区以及一静态随机存取存储器区；一第一P型金属氧化物半导体晶体管，位于该静态随机存取存储器区中，其中该第一P型金属氧化物半导体晶体管包括：一第一栅极介电层，覆盖于该基板上；一第一栅极，位于该第一栅极介电层上；一第一间隙壁，位于该第一栅极的侧壁；一第一浅掺杂源/漏极区，对准于该第一栅极的一边缘；一第一锗化硅应激物，位于该基板中，且与该第一栅极的该边缘相邻；一第一深源/漏极区，位于该基板中，且与该第一栅极的该边缘隔开；以及一电流调整区，部分重叠于该第一锗化硅应激物；以及一第二P型金属氧化物半导体晶体管，位于该核心电路区，其中该第二P型金属氧化物半导体晶体管包括：一第二栅极介电层，覆盖于该基板上；一第二栅极，位于该第二栅极介电层上；一第二间隙壁，位于该第二栅极的侧壁；一第二浅掺杂源/漏极区，对准于该第二栅极的一边缘；一第二锗化硅应激物，位于该基板中，且与该第二栅极的该边缘相邻；一第二深源/漏极区，位于该基板中，且与该第二栅极的该边缘隔开；以及其中该第二P型金属氧化物半导体晶体管无电流调整区。