用于测量缝合掩模未对准的偏移量相关电阻器

摘要

一种用于识别集成电路制造工艺中的缝合电路重叠区的未对准的方法，包括：采用参考掩模形成第一电路，其中第一电路在重叠区包括偏移量相关电阻器结构的第一部分：采用第二掩模形成第二电路，其中第二电路在重叠区包括该偏移量相关电阻器结构的第二部分，其中该偏移量相关电阻器结构包括多个小块，该多个小块将该偏移量相关电阻器结构的第一部分和第二部分相互连接，其中每个小块定位在单方向上；测量该偏移量相关电阻器结构两端的电阻值；以及基于所测量的电阻值确定未对准量，在单方向上的零未对准导致每个小块具有第一长度，而在单方向上的非零未对准导致每个小块具有不同于第一长度的长度。本发明还提供一种偏移量相关电阻器结构。

主权项

1、一种用于识别集成电路制造工艺中的缝合电路重叠区的未对准的方法，包括：采用参考掩模形成第一电路，其中第一电路在重叠区包括偏移量相关电阻器结构的第一部分：采用第二掩模形成第二电路，其中第二电路在重叠区包括该偏移量相关电阻器结构的第二部分，其中该偏移量相关电阻器结构包括多个小块，该多个小块将该偏移量相关电阻器结构的第一部分和第二部分相互连接，其中每个小块定位在单方向上；测量该偏移量相关电阻器结构两端的电阻值；以及基于所测量的电阻值确定未对准量，在单方向上的零未对准导致每个小块具有第一长度，而在单方向上的非零未对准导致每个小块具有不同于第一长度的长度。