发明名称 具有耐缺陷冗余性的集成电路及其测试方法
摘要 为了提高制造产量在集成电路上使用冗余电路的电路、方法和设备。本发明的一个典型实施例提供了一种电路结构,其中通过多路转接器选择一组电路块中起作用的电路块。该组电路块的输入和输出处的多路转接器操纵到达和来自起作用的电路块的输入和输出信号,以避开被发现是有缺陷的或失效的电路块。多组这种电路块可以串联和并联排列。可以使用备用的多路转接器结构以提供更高水平的冗余。其它实施例使用所有起作用的电路块并基于功能性或性能水平分类集成电路。其它实施例提供了具有一个或多个这样的电路结构的集成电路的测试方法。
申请公布号 CN100476746C 申请公布日期 2009.04.08
申请号 CN200410094261.0 申请日期 2004.12.20
申请人 辉达公司 发明人 J·R·尼科尔斯
分类号 G06F11/07(2006.01)I;G06F13/00(2006.01)I;H01L27/00(2006.01)I;H01L23/52(2006.01)I;H01L23/525(2006.01)I 主分类号 G06F11/07(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 代理人 王允方
主权项 1.一种集成电路,包括:第一电路块;第二电路块;第三电路块;第一选择电路(804),其经连接以接收第一输入信号(803),并提供输出给所述第一电路块(822);第二选择电路(806),其经连接以接收所述第一输入信号(803)和第二输入信号(805),并提供输出给所述第二电路块(824);和第三选择电路(808),其经连接以接收所述第二输入信号(805)和第三输入信号(807),其中,如果所述第一、第二和第三电路块(822、824、826)不是有缺陷的,所述集成电路适于在第一高功能水平上工作,由此所述第一选择电路(804)把所述第一输入信号(803)耦合到所述第一电路块(822),所述第二选择电路(806)把所述第二输入信号(805)耦合到所述第二电路块(824),而所述第三选择电路(808)把所述第三输入信号(807)耦合到所述第三电路块(826),以及其中如果所述第一电路块(822)是有缺陷的,所述集成电路适于在第二低功能水平上工作,由此所述第一选择电路(804)不把所述第一输入信号(803)耦合到所述第一电路块(822),所述第二选择电路(806)把所述第一输入信号(803)耦合到所述第二电路块(824),而所述第三选择电路(808)把所述第二输入信号(805)耦合到所述第三电路块(826)。
地址 美国加利福尼亚州