| 发明名称 | 使用相对时的电路综合和验证 | ||
| 摘要 | 从电路的特性说明综合和/或验证电路的系统和方法。限定了电路中信号的信号排序，其中限定电路中信号的信号排序包括规定电路内多个事件的相对排序。特性说明被修改作为信号排序的函数。然后，电路被综合和或验证作为修改的特性说明的函数。 | ||
| 申请公布号 | CN100476832C | 申请公布日期 | 2009.04.08 |
| 申请号 | CN99815365.6 | 申请日期 | 1999.11.02 |
| 申请人 | 英特尔公司 | 发明人 | K·S·斯蒂芬斯;S·罗特姆;R·吉诺萨 |
| 分类号 | G06F17/50(2006.01)I | 主分类号 | G06F17/50(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王 岳;王忠忠 |
| 主权项 | 1.一种从电路的特性说明执行逻辑综合的方法，包括：限定电路中信号的信号排序，其中限定包括规定电路内多个事件的相对排序作为电路的特性说明的函数，在处理器内自动产生定时假定和修改相对排序作为定时假定的函数；修改特性说明作为信号排序的函数；以及综合电路作为修改的特性说明的函数。 | ||
| 地址 | 美国加利福尼亚州 | ||