异步数据触发微处理器体系结构

摘要

本发明涉及一种异步数据触发微处理器体系结构，由数据通路与控制通路组成，数据通路由寄存器文件以及功能单元组成，其中功能单元与数据存储器相连，对数据存储器进行读写；控制通路由取指单元与译码单元组成，其中取指单元与指令存储器相连，从指令存储器中读取指令，同时取指单元还与译码单元连接，将取得的指令发给译码单元进行译码，控制通路与数据通路通过互连网络进行连接，译码单元将指令译码结果通过互连网络发给所需的功能单元。本发明将几种微处理器设计方法与设计技术融合起来，具有更简单的结构与更高的性能，本发明在体系结构和电路实现两个层面上实现低功耗微处理器，其定制指令集处理器技术不需要过度考虑其原本面临的众多难点问题。

主权项

1、一种异步数据触发微处理器体系结构，由数据通路与控制通路组成，数据通路由寄存器文件以及功能单元组成，其中功能单元包括SFU单元、LSU单元和AFU单元，功能单元中的Load/Store单元与数据存储器相连，对数据存储器进行读写；控制通路由取指单元与译码单元组成，其中取指单元与指令存储器相连，从指令存储器中读取指令，同时取指单元还与译码单元连接，将取得的指令发给译码单元进行译码，控制通路与数据通路通过互连网络进行连接，译码单元将指令译码结果通过互连网络发给所需的功能单元。