多晶片封装结构

主权项

1.一种多晶片封装结构，其包含：一基板，具有复数个引指；一第一晶片，配置于该基板上，并具有位于该第一晶片之一中央区域之复数个焊垫，以及形成于该第一晶片之一上表面之一第一绝缘层，该第一绝缘层具有复数个开口以露出该些焊垫；复数个焊线，分别连接该些引指与该些焊垫，每一该些焊线具有一弯弧，其中每一该些弯弧偏离该第一晶片之一侧表面；一黏合层，形成于该第一绝缘层上；以及一第二晶片，配置于该黏合层上。2.如申请专利范围第1项所述之多晶片封装结构，其中每一该些弯弧之一弧度为1/2至3/4圆。3.如申请专利范围第1项所述之多晶片封装结构，其中该些焊线之一端位于该黏合层之中间或靠近该第一绝缘层。4.如申请专利范围第1项所述之多晶片封装结构，其中该第一晶片之该侧表面与该上表面形成一边角，该些弯弧偏离该边角。5.如申请专利范围第1项所述之多晶片封装结构，其中该第二晶片更具有一第二绝缘层，且该第二绝缘层形成于该第二晶片之一下表面。6.如申请专利范围第5项所述之多晶片封装结构，其中该第二晶片更具有一第三绝缘层，且该第三绝缘层形成于该第二晶片之一上表面。7.如申请专利范围第6项所述之多晶片封装结构，其中该第一绝缘层、该第二绝缘层与该第三绝缘层之材料包含一聚亚醯胺(polyimide)。8.如申请专利范围第1项所述之多晶片封装结构，其中该黏合层之材料包含一黏着性材料、一黏胶、一果冻胶、一液态胶或一乳状胶。9.如申请专利范围第1项所述之多晶片封装结构，其中该第一晶片为一动态随机存取记忆体(dynamic random access memory；DRAM)晶片，或是一快闪记忆体(flash memory)晶片。10.如申请专利范围第1项所述之多晶片封装结构，其中该多晶片封装结构更包含复数个锡球，该些锡球设置于该基板相对于该第一晶片之另一面。11.如申请专利范围第1项所述之多晶片封装结构，其中该多晶片封装结构更包含一第三晶片及另一黏合层，该第三晶片堆叠于该第二晶片上，该另一黏合层设置于该第二晶片与该第三晶片之间，并用以黏合该第二晶片与该第三晶片。12.如申请专利范围第11项所述之多晶片封装结构，其中该第二晶片或该第三晶片为一中央焊垫型晶片、一周边焊垫型晶片或一格状阵列焊垫型晶片。13.一种多晶片封装结构，其包含：一基板，具有复数个引指；一第一晶片，设置于该基板上，并具有复数个焊垫，以及形成于该第一晶片之一上表面之一第一绝缘层，该第一绝缘层具有复数个开口以露出该些焊垫；复数个焊线，分别连接该些引指与该些焊垫，每一该些焊线具有一弯弧，其中每一该些弯弧偏离该第一晶片之一侧表面；一黏合层，形成于该第一绝缘层上；以及一第二晶片，其长度大于或等于该第一晶片之长度，并具有一第二绝缘层，且该第二绝缘层形成于该第二晶片之一下表面。14.如申请专利范围第13项所述之多晶片封装结构，其中该多晶片封装结构更包含一第三晶片及另一黏合层，该第三晶片堆叠于该第二晶片上，该另一黏合层设置于该第二晶片与该第三晶片之间，并用以黏合该第二晶片与该第三晶片。15.如申请专利范围第14项所述之多晶片封装结构，其中该第一晶片、该第二晶片或该第三晶片为一中央焊垫型晶片、一周边焊垫型晶片或一格状阵列焊垫型晶片。16.如申请专利范围第13项所述之多晶片封装结构，其中每一该些弯弧之一弧度为1/2至3/4圆。17.如申请专利范围第13项所述之多晶片封装结构，其中该些焊线之一端位于该黏合层之中间或靠近该第一绝缘层。18.如申请专利范围第13项所述之多晶片封装结构，其中该第一晶片之该侧表面与该上表面形成一边角，该些弯弧偏离该边角。19.如申请专利范围第13项所述之多晶片封装结构，其中该第二晶片更具有一第三绝缘层，且该第三绝缘层形成于该第二晶片之一上表面。20.如申请专利范围第19项所述之多晶片封装结构，其中该第一绝缘层、该第二绝缘层与该第三绝缘层之材料包含一聚亚醯胺。21.如申请专利范围第13项所述之多晶片封装结构，其中该黏合层之材料包含一黏着性材料、一黏胶、一果冻胶、一液态胶或一乳状胶。22.如申请专利范围第13项所述之多晶片封装结构，其中该第一晶片为一动态随机存取记忆体晶片，或是一快闪记忆体晶片。23.如申请专利范围第13项所述之多晶片封装结构，其中该多晶片封装结构更包含复数个锡球，且该些锡球设置于该基板相对于该第一晶片之另一面。图式简单说明：第1A图与第1B图分别绘示习知技术中使用打线接合之封装结构之不同实施例的示意图。第2图系绘示本新型多晶片封装结构之第一实施例的剖面图。第3图系绘示本新型多晶片封装结构之第一实施例中第一晶片与基板的上视图。第4图系绘示本新型多晶片封装结构之第二实施例的剖面图。第5图系绘示本新型多晶片封装结构之第三实施例的剖面图。第6图系绘示本新型多晶片封装结构之第四实施例的剖面图。