发明名称 |
半导体器件及其制造方法 |
摘要 |
公开了一种半导体器件,所述半导体器件包括在衬底上形成的NMOS晶体管和PMOS晶体管,所述NMOS晶体管和PMOS晶体管分别包括栅极、源极和漏极掺杂区,以及在栅极两侧形成的侧墙;其特征在于:所述NMOS晶体管栅极两侧的侧墙具有拉应力,所述PMOS晶体管栅极两侧的侧墙具有压应力。具有应力的侧墙对沟道和源/漏极区域具有更加显著的应力调节作用,能够进一步提高载流子迁移率,改善器件性能。 |
申请公布号 |
CN101393894A |
申请公布日期 |
2009.03.25 |
申请号 |
CN200710046315.X |
申请日期 |
2007.09.20 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
吴汉明;刘明源;张文广 |
分类号 |
H01L21/8238(2006.01)I;H01L27/092(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 |
代理人 |
逯长明 |
主权项 |
1、一种半导体器件的制造方法,包括:提供具有NMOS和PMOS晶体管的半导体衬底,所述NMOS和PMOS器件分别具有栅极、源/漏极掺杂区;在所述衬底表面沉积拉应力材料层,所述拉应力材料层覆盖NMOS和PMOS晶体管;形成第一掩膜图形,所述掩膜图形覆盖NMOS晶体管表面的拉应力材料层并暴露PMOS晶体管表面的拉应力材料层;透过所述第一掩膜图形刻蚀所述PMOS晶体管表面的拉应力材料层;移除所述第一掩膜图形;形成第二掩膜图形,所述掩膜图形覆盖PMOS晶体管并暴露NMOS晶体管表面的拉应力材料层;透过所述第二掩膜图形刻蚀所述NMOS晶体管表面的拉应力材料层,从而在NMOS晶体管的栅极两侧形成拉应力侧墙;移除所述第二掩膜图形;在所述衬底表面沉积具有压应力材料层,所述压应力材料层覆盖NMOS和PMOS晶体管;刻蚀所述压应力材料层,从而在PMOS晶体管的栅极两侧形成压应力侧墙。 |
地址 |
201203上海市浦东新区张江路18号 |