发明名称 |
数字模拟转换单元电路 |
摘要 |
一种用于半导体集成电路的数字模拟转换单元电路,可藉由控制其输出电流的延迟率,使电压源信号干扰与输出电流干扰降低。该电路包含恒定电流源;第一电阻与第二电阻;第一MOS晶体管,其源极端接到该恒定电流源,其漏极端接到第一电阻,以及其栅极端接收第一电压信号;第二MOS晶体管,其源极端接到该恒定电流源以及第一MOS晶体管的源极端,其漏极端接到第二电阻,以及其栅极端接收第二电压信号;至少第三MOS晶体管,其源极端与漏极端分别连接到第一MOS晶体管的源极端与漏极端,以及其栅极端接收第三电压信号;以及至少第四MOS晶体管,其源极端与漏极端分别连接到第二MOS晶体管的源极端与漏极端,以及其栅极端接收第四电压信号。 |
申请公布号 |
CN100472966C |
申请公布日期 |
2009.03.25 |
申请号 |
CN02147962.3 |
申请日期 |
2002.10.30 |
申请人 |
联发科技股份有限公司 |
发明人 |
高学武 |
分类号 |
H03M1/08(2006.01)I;H03M1/66(2006.01)I |
主分类号 |
H03M1/08(2006.01)I |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
王志森;黄小临 |
主权项 |
1. 一种数字模拟转换单元电路,包含:一恒定电流源,提供一恒定电流;一第一电阻器;一第二电阻器;一第一MOS晶体管,其源极端接到该恒定电流源,其漏极端接到所述第一电阻器,以及其栅极端接收一第一电压信号;一第二MOS晶体管,其源极端接到该恒定电流源以及所述第一MOS晶体管的源极端,其漏极端接到所述第二电阻器,以及其栅极端接收一第二电压信号;至少一第三MOS晶体管,其源极端与漏极端分别连接到所述第一MOS晶体管的源极端与漏极端,以及其栅极端接收一第三电压信号;以及至少一第四MOS晶体管,其源极端与漏极端分别连接到所述第二MOS晶体管的源极端与漏极端,以及其栅极端接收一第四电压信号。 |
地址 |
台湾省新竹市新竹科学工业园 |