| 发明名称 | 磁路并联漏磁自屏蔽式可控电抗器 | ||
| 摘要 | 本实用新型提供一种磁路并联漏磁自屏蔽式可控电抗器，其结构是由铁芯和绕组组成，铁芯芯柱截面由不饱和区域铁芯和饱和区域铁芯交错排列组成并联磁路，通过不饱和区域铁芯吸收饱和区域铁芯的漏磁通形成自屏蔽，铁芯外套装绕组，绕组是由(L1)-(L6)组成，其中(L1)和(L5)线头并接，(L4)和(L6)线尾并接，(L1)、(L2)的中间接点接可控硅(T1)的阳极形成整流电路，(L3)、(L4)的中间接点接可控硅的阳极形成整流电路，(L2)的尾端、(L6)的首端、(L3)的首端、(L5)的尾端并接续流二极管的阳极，可控硅的阴极与续流二极管的负极并接。使用本实用新型的电抗器可使铁芯的损耗、噪声、谐波含量大幅度降低，具有高可靠性、成本低和易于加工的优点。 | ||
| 申请公布号 | CN201213091Y | 申请公布日期 | 2009.03.25 |
| 申请号 | CN200820022995.1 | 申请日期 | 2008.05.28 |
| 申请人 | 王学才 | 发明人 | 王学才;王珊;李俊英 |
| 分类号 | H01F27/34(2006.01)I;H01F27/36(2006.01)I;H01F27/24(2006.01)I;H01F27/28(2006.01)I;H01F27/40(2006.01)I | 主分类号 | H01F27/34(2006.01)I |
| 代理机构 | 济南信达专利事务所有限公司 | 代理人 | 姜 明 |
| 主权项 | 1. 磁路并联漏磁自屏蔽式可控电抗器，包括铁芯和绕组，其特征在于铁芯芯柱截面由不饱和区域铁芯和饱和区域铁芯交错排列组成并联磁路，通过不饱和区域铁芯吸收饱和区域铁芯的漏磁通形成自屏蔽，铁芯外套装绕组，绕组是由(L1)-(L6)组成，其中(L1)和(L5)线头并接，(L4)和(L6)线尾并接，(L1)、(L2)的中间接点接可控硅(4)的阳极形成整流电路，(L3)、(L4)的中间接点接可控硅(5)的阳极形成整流电路，(L2)的尾端、(L6)的首端、(L3)的首端、(L5)的尾端并接续流二极管的负极，可控硅的阴极与续流二极管的正极并接。 | ||
| 地址 | 250014山东省济南市历下区文化东路45号1号楼2单元201号 | ||