发明名称 配备隆起块的芯片或封装组件的封装方法
摘要 本发明提供了一种通过底填充料连接半导体芯片和基底的封装方法,在进行操作确认测试之后,热固化底填充料。配备隆起块的半导体芯片或封装组件的封装方法,包括如下步骤:将热流性和热固性底填充料置于配备隆起块的半导体芯片或封装组件与基底之间;在高到足够使底填充料薄膜流体化的温度和压力下施加热和压力处理,以实现临时电连接;进行操作确认测试;如果操作确认测试证明是成功的,进一步加热和固化底填充料薄膜以获得最终的电子器件,或者如果操作确认测试证明是不成功的,在足够使底填充料薄膜流体化的温度和压力下移除有缺陷的芯片或封装组件,然后通过使用新的配备隆起块的芯片和封装组件重复上述步骤。
申请公布号 CN101395709A 申请公布日期 2009.03.25
申请号 CN200780007101.X 申请日期 2007.03.08
申请人 3M创新有限公司 发明人 川手恒一郎;川手良尚;安德鲁·C·洛特斯
分类号 H01L21/58(2006.01)I;G01R31/26(2006.01)I;H01L21/60(2006.01)I 主分类号 H01L21/58(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 代理人 郇春艳;樊卫民
主权项 1. 一种配备隆起块的半导体芯片或封装组件的封装方法,包括如下步骤:(a)准备配备隆起块的半导体芯片或封装组件和基底,其用于通过电连接配备隆起块的所述半导体芯片或封装组件的所述隆起块到所述基底上的接线端子来执行封装;(b)将热流性和热固性底填充料薄膜置于配备隆起块的所述半导体芯片或封装组件和所述基底之间,并且对准所述隆起块和所述基底的所述接线端子;(c)在高到足够使所述底填充料薄膜流体化的温度和压力下施加热和压力处理,并临时电连接所述隆起块到所述接线端子;(d)作为一个整体对所述半导体芯片或封装组件或得到的电子器件进行操作确认测试;以及(e)如果所述操作确认测试证明是成功的,进一步加热和固化所述底填充料薄膜以获得最终的电子器件,或者如果所述操作确认测试证明是不成功的,在足够使所述底填充料薄膜流体化的温度和压力下移除有缺陷的芯片或封装组件,然后通过使用新的配备隆起块的芯片或封装组件重复所述步骤(c)至(e)。
地址 美国明尼苏达州