发明名称 非易失性存储器器件及其制造方法
摘要 一种非易失性存储器器件包括半导体衬底、器件隔离膜、隧道绝缘膜、多个浮置栅、栅间绝缘膜、和控制栅图案。在其间限定有源区的衬底中形成沟槽。器件隔离膜在衬底内的沟槽中。隧道绝缘膜在衬底的有源区上。多个浮置栅每个都在衬底的有源区上方的隧道绝缘膜上。栅间绝缘膜横跨浮置栅和器件隔离膜延伸。控制栅图案在栅间绝缘膜上并横跨浮置栅延伸。沟槽中的器件隔离膜的中部具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面下面的上主表面。器件隔离膜凹陷中部的边缘与浮置栅的相邻的一个的侧壁排成直线。
申请公布号 CN100472759C 申请公布日期 2009.03.25
申请号 CN200510088547.2 申请日期 2005.08.04
申请人 三星电子株式会社 发明人 郑丞弼;朴钟浩;池京求;金东贤
分类号 H01L21/8247(2006.01)I;H01L27/115(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 代理人 林宇清;谢丽娜
主权项 1. 一种非易失性存储器器件包括:半导体衬底;沟槽,在衬底中,并在其间限定有源区;器件隔离膜,在衬底中的沟槽中;隧道绝缘膜,在衬底的有源区上;多个浮置栅,每个都在衬底有源区的上方的隧道绝缘膜上;横跨浮置栅和器件隔离膜延伸的栅间绝缘膜;以及控制栅图案,在栅间绝缘膜上并横跨浮置栅延伸,其中,沟槽中的器件隔离膜的凹陷区域具有凹陷在沟槽中的器件隔离膜的周围区域的上主表面的下面的上主表面,器件隔离膜的凹陷区域的边缘与浮置栅的相邻的一个的侧壁排成直线,其中,浮置栅比衬底的有源区宽,浮置栅的边缘部分部分地在沟槽中的器件隔离膜的一部分上方。
地址 韩国京畿道