| 摘要 |
一种具有阶层式微码储存的多核心处理器。处理器可包含多处理器核心，各个处理器核心系经组态成独立执行根据程式员可见之指令集架构(ISA)定义的指令。各核心可包含组态成储存数个微码项目的个别本地微码单元。该处理器也可包含可被每个该等处理器核心存取的远端微码单元。任何给定的其中一个该等处理器核心可被组态成产生给定微码进入点，该给定微码进入点系对应至包含可用该给定处理器核心执行之一个或更多运算的特定微码项目，以及判断该特定微码项目是否储存于该给定核心之该个别本地微码单元内。因应该特定微码项目未储存于该个别本地微码单元内的判断，该给定核心可传递该特定微码项目的请求至该远端微码单元。 |
