发明名称 | 多重打线连接之背对背晶片封装构造 | ||
摘要 | 揭示一种多重打线连接之背对背晶片封装构造,主要包含一基板、设置于该基板上且背对背堆叠之上晶片与下晶片,其中连接下晶片之第一焊线系较短于连接上晶片之第二焊线。利用多重重覆打线之方式,额外形成复数个连接上晶片之第三焊线,其系与第二焊线为并联连接之方式连接,以降低该上晶片讯号传输之阻抗与电感,降低较长焊线的讯号延迟。在一实施例中,第三焊线的结球端可重叠接合第二焊线在该上晶片焊垫上的结球端,以达成微间距晶片焊垫的多重打线连接并加强长焊线键合强度。 | ||
申请公布号 | TW200913191 | 申请公布日期 | 2009.03.16 |
申请号 | TW096134135 | 申请日期 | 2007.09.12 |
申请人 | 力成科技股份有限公司 | 发明人 | 范文正;陈正斌 |
分类号 | H01L23/48(2006.01);H01L25/04(2006.01) | 主分类号 | H01L23/48(2006.01) |
代理机构 | 代理人 | 许庆祥 | |
主权项 | |||
地址 | 新竹县湖口乡新竹工业区大同路26号 |