浮栅存储器单元的半导体存储器阵列

摘要

一种浮栅存储器单元阵列，其中沟渠形成于半导体基板的表面内。源极及漏极区域分别于沟渠下方，沿着基板的表面形成，在源极区域及漏极区域之间具有非线性沟道区域。浮栅具有位于沟渠内的下部，以及位在基板上方的上部，且具有与基板表面平行延伸的侧向突出物。侧向突出物是通过将一空穴蚀刻入牺牲层之暴露端内，并充填多晶硅所形成。控制栅是围绕著侧向突出物形成并与其绝缘。沟渠侧壁与基板表面以一锐角相接合，形成一指向浮栅且在与侧向突出物相对之方向上的尖锐边缘。

主权项

1. 一种电气地可编程以及可擦除的存储器装置，包含:一半导体材料基板，其具有第一导电类型及一表面；一沟槽，其形成于该基板表面中；隔开的第一及第二区域，形成于基板内并具有第二导电类型，在该隔开的第一及第二区域之间，具有形成于基板内的沟道区域，其中该第一区域形成在该沟槽下方，该沟道区域包括沿着沟槽侧壁延伸的第一部分，以及沿着基板表面延伸的第二部分；导电性浮栅，其具有上部及下部，其中该下部邻近且与沟道区域第一部分绝缘地位于沟槽内，以及其中该上部在基板表面上方延伸并包括一浮栅侧向突出物，该浮栅侧向突出物在一与基板表面平行的方向上延伸；以及导电性控制栅，其设置在该沟道区域第二部分上且与该沟道区域第二部分绝缘，且设置为侧向地邻近该浮栅侧向突出物并与其绝缘，其中该控制栅包括形成于该控制栅内的控制栅凹穴，以及其中该浮栅侧向突出物延伸入该控制栅凹穴中，且该控制栅凹穴的形状与该浮栅侧向突出物的形状相配合。