具有多个处理级的集成电路及其操作方法

摘要

提供一种集成电路，包括：多个处理级，所述处理级中至少一个具有可用于对至少一个处理级输入值执行处理操作以产生处理逻辑输出信号的处理逻辑；以及低功率模式控制器，可用于控制所述集成电路在所述集成电路执行所述处理操作的工作模式与所述集成电路保持信号值但不执行所述处理操作的待机模式之间转换；其中所述处理级中所述至少一个具有：不延迟锁存器，可用于在不延迟捕捉时间捕捉所述处理逻辑输出信号的不延迟值；以及延迟锁存器，可用于在所述工作模式期间在延迟捕捉时间捕捉所述处理逻辑输出信号的延迟值，所述延迟捕捉时间迟于所述不延迟捕捉时间，所述不延迟值在所述延迟捕捉时间之前作为处理级输入值传递给后续处理级，以及所述不延迟值与所述延迟值之间的差异表明所述处理操作在所述不延迟捕捉时间未完成；所述延迟锁存器可用于在所述待机模式期间在所述不延迟锁存器断电及丢失所述不延迟值时保持所述延迟值；以及所述延迟锁存器制作成具有低功耗。

主权项

1. 一种集成电路，包括:多个处理级，所述处理级中至少一个具有处理逻辑，可用于对至少一个处理级输入值执行处理操作以产生处理逻辑输出信号；以及低功率模式控制器，可用于控制所述集成电路在其中所述集成电路执行所述处理操作的工作模式与其中所述集成电路保持信号值但不执行所述处理操作的待机模式之间转换；其中所述处理级中所述至少一个具有:不延迟锁存器，可用于在不延迟时钟信号所表示的不延迟捕捉时间捕捉所述处理逻辑输出信号的不延迟值；延迟锁存器，可用于在所述工作模式期间在延迟时钟信号所表示的延迟捕捉时间捕捉所述处理逻辑输出信号的延迟值，所述延迟捕捉时间迟于所述不延迟捕捉时间，所述不延迟值在所述延迟捕捉时间之前作为处理级输入值传递给后续处理级；以及比较器，可用于比较所述不延迟值与所述延迟值以检测所述处理逻辑输出信号在所述不延迟捕捉时间之后的变化，所述变化表明所述处理逻辑在所述不延迟捕捉时间未完成所述处理操作；所述延迟锁存器可用于在所述待机模式期间当所述不延迟锁存器断电并且易受到所述不延迟值的损失时保持所述延迟值；以及所述延迟锁存器制作成具有比所述不延迟锁存器更低的静态功耗。