| 发明名称 | 提高肖特基击穿电压（BV）而不影响集成的MOSFET-肖特基器件布局 | ||
| 摘要 | 本发明公开了一种半导体功率器件，其包括具有多个功率晶体管单元的有源单元区域和肖特基结势垒(JBS)区。该半导体功率器件包括进一步包括多个肖特基二极管的JBS区，其中每一肖特基二极管均具有PN结，该PN结布置在半导体衬底顶表面附近的外延层上，其中PN结进一步包括布置于外延层中的反向掺杂区，从而降低邻近PN结的掺杂形貌的突然反向，用于防止PN结中的提早击穿。 | ||
| 申请公布号 | CN101385147A | 申请公布日期 | 2009.03.11 |
| 申请号 | CN200780005060.0 | 申请日期 | 2007.04.27 |
| 申请人 | 万国半导体股份有限公司 | 发明人 | A·布哈拉;D·恩格;S·K·卢伊 |
| 分类号 | H01L29/76(2006.01)I;H01L29/94(2006.01)I;H01L31/062(2006.01)I;H01L31/113(2006.01)I;H01L31/119(2006.01)I | 主分类号 | H01L29/76(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
| 主权项 | 1. 一种半导体功率器件，其包括具有多个功率晶体管单元的有源单元区域和结势垒控制肖特基(JBS)区域，其中:所述JBS区域包括散布在布置于半导体衬底顶部表面附近的外延层上的多个PN结之间的多个肖特基二极管，其中所述JBS区域进一步包括布置于所述外延层中的反向掺杂区，用以降低邻近所述PN结的掺杂形貌的突然反向，从而防止所述PN结中的提早击穿。 | ||
| 地址 | 英国百慕大 | ||