输入／输出缓冲器之动态阻抗控制

摘要

提供一种执行晶片外驱动（OCD）及晶粒上终止（ODT）的系统及方法。由电晶体构成之共同上拉网路及由电晶体构成之共同下拉网路用来实施这两功能。在驱动模式中，当将产生「开启」输出时，上拉网路组态成产生经校准之驱动阻抗，以及当将产生「关闭」输出时，下拉网路组态成产生经校准之驱动阻抗。在终止模式中，上拉网路及下拉网路组态成分别产生经校准之上拉电阻及下拉电阻，使得这两者在一起形成分裂终止。