发明名称 非易失性半导体器件及其制造方法
摘要 本发明提供一种在将电荷存储在绝缘体内的非易失性存储器中能使数据保持特性提高的技术。将介于存储栅电极(MG)和半导体衬底(1)之间的电荷存储层(CSL)形成得比存储栅电极(MG)的栅极长度或绝缘膜(6b、6t)的长度短,并使电荷存储层(CSL)与源极区域(Srm)的重叠量(Lono)小于40nm。由此,在写入状态下,因反复进行重写而产生的存储在源极区域(Srm)上的电荷存储层(CSL)的空穴减少,局部存在于电荷存储层(CSL)中的电子和空穴的横向方向移动减少,因此能够减小进行了高温保持时的阈值电压的变化。另外,当使有效沟道长度为30nm以下时,确定阈值电压的外观上的空穴减少,电荷存储层(CSL)中的电子与空穴的结合减少,因此,能够减小进行了室温保持时的阈值电压的变化。
申请公布号 CN101373789A 申请公布日期 2009.02.25
申请号 CN200810145381.7 申请日期 2008.08.07
申请人 株式会社瑞萨科技 发明人 秋田宪一;冈田大介;桑原敬祐;森本康史;岛本泰洋;安井感;有金刚;石丸哲也
分类号 H01L29/78(2006.01);H01L29/792(2006.01);H01L27/115(2006.01);H01L21/336(2006.01);H01L21/8247(2006.01) 主分类号 H01L29/78(2006.01)
代理机构 北京市金杜律师事务所 代理人 王茂华
主权项 1.一种非易失性半导体器件,具有场效应型晶体管,该场效应型晶体管具备:形成在半导体衬底的主面上的绝缘膜;形成在上述绝缘膜之上的栅电极;和形成在上述栅电极的一侧侧面之下的上述半导体衬底上的源极区域,该非易失性半导体器件的特征在于:上述绝缘膜包含具有存储电荷的功能的电荷存储层,上述电荷存储层与上述源极区域的重叠量小于40nm。
地址 日本东京都