| 发明名称 | 半导体芯片收容托盘 | ||
| 摘要 | 本发明提供一种当重叠时能够防止损伤半导体芯片的半导体芯片收容托盘。底板(10a)的表面通过凸部(112，114)被分成多个收容区域(1a)，底板(10a)的背面通过凸部(122，124)被分成多个收容区域(1b)。收容区域(1a)相对于半导体芯片(1)的边缘宽度小于收容区域(1b)相对于半导体芯片(1)的边缘宽度。而且，在半导体芯片收容托盘(10)重叠的情况下，收容区域(1a，1b)相互重叠，凸部(112)不面向凸部(122)，凸部(122)的下端与下一层半导体芯片收容托盘(10)的表面之间的距离以及凸部(112)的上端与上一层半导体芯片收容托盘(10)的背面之间的距离分别小于半导体芯片(1)的厚度。 | ||
| 申请公布号 | CN101373725A | 申请公布日期 | 2009.02.25 |
| 申请号 | CN200810135518.0 | 申请日期 | 2008.08.19 |
| 申请人 | 精工爱普生株式会社 | 发明人 | 田村良平;进藤知幸;太田浩则;矢泽和夫 |
| 分类号 | H01L21/673(2006.01);B65D85/86(2006.01);B65D21/032(2006.01);B65D19/24(2006.01);H05K13/02(2006.01) | 主分类号 | H01L21/673(2006.01) |
| 代理机构 | 北京康信知识产权代理有限责任公司 | 代理人 | 章社杲;吴贵明 |
| 主权项 | 1.一种半导体芯片收容托盘，在层叠有多个的状态下使用，并且每个所述半导体芯片收容托盘收容多个半导体芯片，所述半导体芯片收容托盘包括：底板；多个表面凸部，设置在所述底板的表面，用于将所述底板的表面分成多个第一半导体芯片收容区域；以及多个背面凸部，设置在所述底板的背面，用于将所述底板的背面分成多个第二半导体芯片收容区域；其中，所述第一半导体芯片收容区域相对于所述半导体芯片的边缘宽度小于所述第二半导体芯片收容区域相对于所述半导体芯片的边缘宽度，并且在所述半导体芯片收容托盘层叠的情况下，所述多个第二半导体芯片收容区域分别与所述第一半导体芯片收容区域重叠，作为所述背面凸部的一部分的第一背面凸部的下端不面向下一层的所述半导体芯片收容托盘具有的所述多个表面凸部的任意一个的上端，作为所述表面凸部的一部分的第一表面凸部的上端不面向上一层的所述半导体芯片收容托盘具有的所述多个背面凸部的任意一个的下端，所述第一背面凸部的下端与下一层的所述半导体芯片收容托盘的表面之间的距离以及所述第一表面凸部的上端与上一层的所述半导体芯片收容托盘的背面之间的距离分别小于所述半导体芯片的厚度，并且所述第一背面凸部的高度以及所述第一表面凸部的高度分别大于所述半导体芯片的厚度。 | ||
| 地址 | 日本东京 | ||