一般灵活计时器设计

摘要

本发明的一个实施例阐述一组用于设计集成电路用的灵活时序产生器的三个建置区块电路。第一和第二建置区块包含可在制造前定制和微调的延迟元件。第三建置区块可在制造前以及制造后调谐。所述三个建置区块可并入到模块化结构中，从而使设计者能够容易地产生具有良好特征的、灵活的一般计时器电路。

主权项

1.一种引脚可编程延迟单元，其包括：输入通道，通过其传输输入信号；第一控制输入通道，通过其传输用于控制第一传输门的第一控制信号；第二控制输入通道，通过其传输用于控制第二传输门和第三传输门的第二控制信号；第一组延迟元件，其设置在所述输入通道与所述第三传输门之间，其中每一延迟元件可用单个互连层的变化来重新配置；第二组延迟元件，其中每一延迟元件可用单个互连层的变化来重新配置，且所述第一传输门、所述第二传输门和所述第三传输门设置在所述第一组延迟元件与所述第二组延迟元件之间；以及第一输出通道，通过其传输第一输出信号。