发明名称 相位比较电路及使用该相位比较电路的PLL频率合成器
摘要 本发明提供相位比较电路及使用该相位比较电路的PLL频率合成器。本发明的一个实施方式涉及的相位比较电路包括:分数分频器(31),其根据来自控制电路(32)的控制信号,生成对时钟进行分数分频得到的分数分频信号(Svn);第1整数分频器(33),其生成对分数分频信号(Svn)进行整数分频得到的第1整数分频信号;第2整数分频器(34),其生成对基准时钟进行整数分频得到的第2整数分频信号;第1选择电路(35),其根据切换信号选择性地输出分数分频信号(Svn)和第1整数分频信号中的任一方;第2选择电路(36),其根据来自控制电路(32)的切换信号,选择性地输出基准时钟和第2整数分频信号中的任一方;以及相位比较器(37),其生成表示来自第1选择电路(35)的输出信号与来自第2选择电路(36)的输出信号的频率差和相位差的比较信号。
申请公布号 CN101371439A 申请公布日期 2009.02.18
申请号 CN200780002241.8 申请日期 2007.01.11
申请人 哉英电子股份有限公司 发明人 大塚茂树
分类号 H03K5/26(2006.01);H03D13/00(2006.01);H03L7/197(2006.01) 主分类号 H03K5/26(2006.01)
代理机构 北京三友知识产权代理有限公司 代理人 黄纶伟
主权项 1.一种相位比较电路,该相位比较电路包括:控制电路,其生成用于根据分数分频用的设定值控制分数分频动作的第1控制信号以及用于切换分数分频动作和整数分频动作的切换信号;分数分频器,其根据从所述控制电路输出的所述第1控制信号,生成对时钟进行分数分频得到的分数分频信号;第1整数分频器,其生成对从所述分数分频器输出的所述分数分频信号进行整数分频得到的第1整数分频信号;第2整数分频器,其生成对基准时钟进行整数分频得到的第2整数分频信号;第1选择电路,其根据从所述控制电路输出的所述切换信号,选择性地输出从所述分数分频器输出的所述分数分频信号和从所述第1整数分频器输出的第1整数分频信号中的任一方;第2选择电路,其根据从所述控制电路输出的所述切换信号,选择性地输出所述基准时钟和从所述第2整数分频器输出的第2整数分频信号中的任一方;以及相位比较器,其生成表示来自所述第1选择电路的输出信号与来自所述第2选择电路的输出信号的频率差和相位差的比较信号。
地址 日本东京