| 发明名称 | 半导体器件的制造方法 | ||
| 摘要 | 本发明提供一种半导体器件的制造方法。由于在有源区域图案的角处生成圆形，配置在有源图案上的栅极图案面积发生变化，由此产生晶体管特性变化的问题。本发明中的、在同一层中包含形成外角的拐角部的邻接的2边图案和密集配置的周期性图案的半导体器件的制造方法，包括下述工序：(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述2边图案的第1边的第1分割图案和间隔上述周期性图案的第1间隔图案的区域进行曝光；(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述2边图案的第2边的第2分割图案和间隔上述周期性图案的第2间隔图案的区域进行曝光。 | ||
| 申请公布号 | CN101369524A | 申请公布日期 | 2009.02.18 |
| 申请号 | CN200810168690.6 | 申请日期 | 2008.01.11 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 今井彰;筱原正昭 |
| 分类号 | H01L21/00(2006.01);H01L21/027(2006.01);G03F1/14(2006.01);G03F7/20(2006.01) | 主分类号 | H01L21/00(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 郭放 |
| 主权项 | 1.一种半导体器件的制造方法，其特征在于：上述半导体器件，在同一层中包含：邻接间隔比较宽的非密集配置的孤立图案和邻接间隔比较狭小的密集配置的周期性图案；上述孤立图案包含形成小于180度的外角的拐角部的邻接的第1、第2边；该半导体器件的制造方法，包括下述工序：(a)用具有第1掩模图案的第1掩模，对对应于包含分割上述孤立图案的上述第1边的第1分割图案和间隔上述周期性图案的第1间隔图案的区域进行曝光；(b)用具有第2掩模图案的第2掩模，对对应于包含分割上述孤立图案的上述第2边的第2分割图案和间隔上述周期性图案的第2间隔图案的区域进行曝光。 | ||
| 地址 | 日本东京 | ||