移位缓存器

摘要

一种移位缓存器，其包含多个以串联方式连接的移位缓存单元。每一移位缓存单元包含提升电路、第一以及第二时钟下拉模块。提升电路的晶体管用来依据第一节点的电位开启以拉升输出端的电压准位。第一时钟下拉模块用来依据第一时钟信号下拉第一节点的电位至一电源电压，而第二时钟下拉模块用来依据第二时钟信号下拉第一节点的电位至该电源电压。由于该第一时钟信号或是该第二时钟信号的最低电压准位是低于电源电压的电压准位，所以在两时钟下拉模块的晶体管关闭时，其栅－源极压差小于0V，故两时钟下拉模块晶体管的漏电流会降低而不致影响第一节点的电位。

主权项

1.一种移位缓存器，其包含：多个移位缓存单元，该多个移位缓存单元以串联的方式耦接，每一移位缓存单元用来依据一第一时钟信号、一第二时钟信号以及该每一移位缓存单元的前一个移位缓存单元的一驱动信号脉冲输出该每一移位缓存单元的输出信号脉冲，每一移位缓存单元包含：一提升模块(pull-up module)，用来依据该第一时钟信号，提供该输出讯号，其包含：一第一晶体管，其漏极、栅极和源极分别耦接于该第一时钟信号、一第一节点以及一驱动信号端；一第二晶体管，其漏极、栅极和源极分别耦接于该第一时钟信号、该第一节点以及一输出信号端；一第三晶体管，其漏极和栅极耦接于前一级移位缓存单元的一驱动信号端，其源极耦接于该第一节点；一第一时钟下拉模块(pull-down module)，用来于接收该第一时钟信号，导通该第一时钟下拉模块，其包含：一第四晶体管，其漏极、栅极以及源极分别耦接至该提升电路的该第一节点、一第二节点及一输出节点；一第五晶体管，其漏极、栅极和源极分别耦接至该输出节点、该第二节点及一第一电源电压；一第六晶体管，其漏极、栅极和源极分别耦接至该驱动信号端、该第二节点以及该第一电源电压；一第七晶体管，其漏极、栅极和源极分别耦接至该第二节点、该输出节点及该第一电源电压；以及一第一驱动电路，耦接于该第四晶体管的栅极，用来于接收该第一时钟信号时，开启该第四晶体管；一第二时钟下拉模块，用来于接收该第二时钟信号，导通该第二时钟下拉模块，其包含：一第八晶体管，其漏极、栅极和源极分别耦接至该第一节点、一第三节点及前一级移位缓存单元的一驱动信号端；一第九晶体管，其漏极、栅极和源极分别耦接至该输出节点、该第二时钟信号及该第一电源电压；一第十晶体管，其漏极、栅极和源极分别耦接至给该驱动信号端、该第二时钟信号及该第一电源电压；以及一第二驱动电路，耦接于该第八晶体管的栅极，用来于接收该第二时钟信号时，开启该第八晶体管，其中该第一时钟信号或是该第二时钟信号的最低电压准位低于该第一电源电压的电压准位。