发明名称 记忆体管理装置与维特比解码器及方法
摘要 一种维特比解码器,适用于接收由一回旋码所编码之一符元序列,该回旋码具有能对应复数状态的记忆级数,该维特比解码器包含一决策资讯产生装置及一记忆体管理装置。该决策资讯产生装置接收该符元序列,并为每一状态产生记录其前一状态的一决策资讯。该记忆体管理装置将收到的每复数个决策资讯当作一决策资讯组,且每一决策资讯组的决策资讯数目相等于该回旋码的记忆级数,而每一决策资讯组为每一状态对应形成一局部存活路径。该记忆体管理装置依据该等局部存活路径之起始状态进行回溯与解码。
申请公布号 TW200908570 申请公布日期 2009.02.16
申请号 TW096128198 申请日期 2007.08.01
申请人 国立中兴大学 发明人 林泓均
分类号 H03M13/23(2006.01);H03M13/41(2006.01);G11C8/10(2006.01) 主分类号 H03M13/23(2006.01)
代理机构 代理人 恽轶群;陈文郎
主权项
地址 台中市南区国光路250号