| 摘要 |
本发明提供一种可提高具有三维积层之复数个半导体晶片的半导体装置之制造良率的技术。本发明之半导体装置上形成有从半导体基板1之第2面1b到达焊垫3之贯通电极17。在贯通电极17内部之贯通空间系由第1孔7与孔径较第1孔7小的第2孔11所构成。从半导体基板1之第2面1b贯通半导体基板1至层间绝缘膜2之中途形成有第1孔7。并且，形成有从第1孔7之底部贯通层间绝缘膜2到达焊垫3之第2孔11。此时，形成于半导体基板1之第1面1a上之层间绝缘膜2反映第1孔7之底面与半导体基板1之第1面1a之阶差而成为阶差形状。即，存在于第1孔7之底面与焊垫3之间的层间绝缘膜2之膜厚较其他位置上的层间绝缘膜2之膜厚薄。 |
