发明名称 用于DC-DC变换器的控制电路和控制方法
摘要 公开了用于DC-DC变换器的控制电路和控制方法,其可防止生成相关开关频率间的差引起的可闻噪声和输入电源脉动电压增加。相位比较器(FC)输出与输出信号(FP2)和延迟信号(FR1)间相位差相应的比较结果信号(CONT)。延迟电路(DLY2)执行与比较结果信号(CONT)相应地调整滞后时间量的反馈控制。延迟电路(DLY2)从输出信号(SQB2)下降沿被输入时起经过规定滞后时间量后输出延迟信号(FR2)。在经过规定时间量后的时刻(t16)获得时间延迟(DT2b),使延迟信号(FR1)周期(TT1)与输出信号(FP2)周期(TT2b)一致,且延迟信号(FR1)和输出信号(FP2)间的相位差为零。
申请公布号 CN100461595C 申请公布日期 2009.02.11
申请号 CN200610057072.5 申请日期 2006.03.17
申请人 富士通微电子株式会社 发明人 长谷川守仁
分类号 H02M3/155(2006.01) 主分类号 H02M3/155(2006.01)
代理机构 北京东方亿思知识产权代理有限责任公司 代理人 赵淑萍
主权项 1.一种DC-DC变换器控制电路,包括:第一比较器,其比较输出电压与第一参考电压,并且检测所述输出电压与所述第一参考电压相交的情况以输出检测信号;触发器,其控制主开关晶体管,并且根据被提供到所述触发器的一个输入的检测信号,从第一状态转变为第二状态;相位比较器,其检测从外部输入的相位参考信号和所述检测信号之间的相位差,并且输出与所述相位差相对应的相位差信号;以及延迟电路,其连接在所述触发器的输出和另一个输入之间,并且被输入了所述相位差信号,从而在所述检测信号的相位比所述相位参考信号的相位领先的情形中,在已经向转变信号施加了已经与领先的相位量相应地被增大的滞后时间量之后,所述延迟电路将被施加了所述被增大的滞后时间量的所述转变信号输出到所述触发器,其中所述转变信号是在所述触发器从所述第一状态转变为所述第二状态时从所述触发器输入的转变信号;并且在所述检测信号的相位比所述相位参考信号的相位滞后的情形中,在已经向所述转变信号施加了与滞后的相位量相应地被减小的滞后时间量之后,所述延迟电路将被施加了所述被减小的滞后时间量的转变信号输出到所述触发器;从而与由所述延迟电路输出的转变信号被输入相对应地,所述触发器从所述第二状态转变为所述第一状态。
地址 日本东京都