发明名称 |
非易失性半导体存储器件及其制造方法 |
摘要 |
一种非易失性半导体存储器件,包括半导体衬底;形成在半导体衬底中的多个隔离区域;形成在相邻隔离区域之间的元件形成区域;提供在元件形成区域上的第一栅极绝缘膜;提供在第一栅极绝缘膜上的浮栅电极,在沿着垂直于隔离区域延伸方向的方向上的剖面中,浮栅电极面对元件形成区域的下边缘的宽度小于元件形成区域的宽度;提供在浮栅电极上的第二栅极绝缘膜;和提供在第二栅极绝缘膜上的控制栅极电极。 |
申请公布号 |
CN100461427C |
申请公布日期 |
2009.02.11 |
申请号 |
CN200610068044.3 |
申请日期 |
2006.03.24 |
申请人 |
株式会社东芝 |
发明人 |
渡边浩志;木下敦宽;高岛章;萩岛大辅 |
分类号 |
H01L27/115(2006.01);H01L29/788(2006.01);H01L21/8247(2006.01);H01L21/336(2006.01);H01L21/28(2006.01) |
主分类号 |
H01L27/115(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
张浩 |
主权项 |
1.一种非易失性半导体存储器件,包括:半导体衬底;形成在所述半导体衬底中的多个隔离区域;形成在相邻隔离区域之间的元件形成区域;提供在所述元件形成区域上的第一栅极绝缘膜;提供在所述第一栅极绝缘膜上的浮栅电极,在沿着垂直于隔离区域延伸方向的方向上的剖面中,所述浮栅电极面对所述元件形成区域的下边缘的宽度小于所述元件形成区域的宽度;提供在所述浮栅电极上的第二栅极绝缘膜;和提供在所述第二栅极绝缘膜上的控制栅极电极。 |
地址 |
日本东京都 |