解码器

摘要

本发明涉及多码LDPC(低密度奇偶校验)解码器。可使用硬件来解码多个LDPC编码信号，所述硬件提供用于满足解码多个LDPC编码信号中的每一个的最低要求。在每个LDPC编码矩阵(例如，用于解码每个LDPC编码信号)包括共同数量的非零子矩阵的实施例中，当解码每个LDPC编码信号时，使用不同数量的存储器。解码过程中可使用不同的平行度，其中当解码不同的LDPC编码信号时，可使用不同数量的比特引擎和校验引擎。

主权项

1.一种解码器，用于解码低密度奇偶校验编码信号，其特征在于，所述解码器包括：多个存储器；多个比特引擎，且所述多个比特引擎中的每一个比特引擎都用于连接到所述多个存储器中的至少一个存储器；多个校验引擎，所述多个校验引擎中的每一个校验引擎都用于连接到所述多个存储器中的至少一个存储器；以及多个复用器，用于：在第一低密度奇偶校验编码信号的解码处理过程中，选择性地将所述多个比特引擎和所述多个校验引擎连接到所述多个存储器中的第一选定存储器；以及在第二低密度奇偶校验编码信号的解码处理过程中，选择性地将所述多个比特引擎和所述多个校验引擎连接到所述多个存储器中的第二选定存储器；且其中：所述多个存储器包括预定数量的存储器，所述预定数量的存储器用于表示对应多个低密度奇偶校验编码的多个低密度奇偶校验矩阵中的多个非零子矩阵；所述解码器用于解码所述第一低密度奇偶校验编码信号，所述第一低密度奇偶校验编码信号对应于所述多个低密度奇偶校验矩阵的第一低密度奇偶校验矩阵，从而生成在第一低密度奇偶校验编码信号内被编码的比特的最佳估计；以及所述解码器用于解码所述第二低密度奇偶校验编码信号，所述第二低密度奇偶校验编码信号对应于所述多个低密度奇偶校验矩阵的第二低密度奇偶校验矩阵，从而生成在第二低密度奇偶校验编码信号内被编码的比特的最佳估计。